

⑬ 日本国特許庁 (JP)

⑭ 特許出願公開

⑫ 公開特許公報 (A)

昭59—188742

⑮ Int. Cl.³
G 06 F 9/00

識別記号

庁内整理番号
C 7343—5B

⑯ 公開 昭和59年(1984)10月26日

発明の数 1
審査請求 未請求

(全 5 頁)

⑰ 線分検出装置

京都市右京区花園土堂町10番地
立石電機株式会社内

⑱ 特 願 昭58—64181

⑲ 出 願 人 立石電機株式会社

⑳ 出 願 昭58(1983)4月11日

京都市右京区花園土堂町10番地

㉑ 発 明 者 久野敦司

㉒ 代 理 人 弁理士 鈴木由充 外1名

明 細 書

出 装 置。

1. 発明の名称

線分検出装置

3. 発明の詳細な説明

<発明の技術分野>

2. 特許請求の範囲

① 画像データを複数画素へ格納する記憶手段と、記憶手段の各画素を走査する走査手段と、各画素の画像データに基づき画像のエッジ構成点を検出してエッジ情報を送出するエッジ検出手段と、エッジ情報に基づき線分の同一性を判断すると共に同一線分毎にエッジ構成点の画素位置データを振り分けるデータ振分手段と、各画素位置データを線分毎に格納するデータ格納手段とを具備して成る線分検出装置。

本発明は、物体の視覚認識システムにかかり、物体画像からその輪郭線や稜線等(以下「エッジ」という)を検出して、これを線画化するのに使用する線分検出装置に関する。

<発明の背景>

従来画像の線画化は、画像データが格納された画像メモリの各画素を順次走査してゆき、画像のエッジ構成点を検出したとき、同一線分にかかる他のエッジ構成点を次々に追跡してゆく方法が採用されている。ところがこの種方式では、複数存在するエッジ部分を1本ずつ抽出してゆくため、エッジ追跡処理に著しく時間がかかり、またこの種処理回路を専用ハードウェアにて構成して、処理の高速化をはかる等、困難であった。

② 走査手段は、一定視野をもつマスクをもって走査する特許請求の範囲第1項記載の線分検出装置。

<発明の目的>

③ エッジ検出手段は、エッジ強度およびエッジ方向の各データを含むエッジ情報を送出する特許請求の範囲第1項記載の線分検

本発明は、複数存在するエッジ部分を並列的

に抽出する新規方式を採用することによって、線分検出処理を高速化し得る線分検出装置を提供することを目的とする。

<発明の構成および効果>

上記目的を達成するため、本発明では、画像データ記憶手段の各画素を順次走査してゆき、各画素の画像データに基づき画像のエッジ構成点を検出してエッジ情報を取り出して後、エッジ情報に基づき線分の同一性を判断すると共に、同一線分毎にエッジ構成点の画素位置データを複数のデータ格納手段へ振り分け、これを格納することとした。

本発明によれば、画像データ記憶手段の走査を一連に実行すれば、複数存在するエッジ部分を並列的に抽出でき、同一線分にかかるエッジ構成点を次々に追跡する従来方式に比較して、線分の検出処理を短時間で済ませ得る。

また本発明の方式によれば、線分検出処理回路を専用ハードウェアにて容易に構成でき、線分検出処理の高速化を一層促進できる等、発明

メモリ2における3行分の画像データが直列的に各シフトレジスタ31, 32, 33にセットされる。また各シフトレジスタ31, 32, 33からは、3列分の画素データが並列的に取り出され、従って各シフトレジスタ31, 32, 33をシフト動作させると、恰も前記マスクWをもって画像メモリ2を行方向へ順次走査するのと同等の作用を果す。

各シフトレジスタ31, 32, 33が出力する縦3画素×横3画素分の各画像データは、エッジ検出器4へ送られ、このエッジ検出器4は、これら画像データから画像のエッジ構成点を検出するためのエッジ情報を出力する。エッジ情報はエッジ強度Aおよびエッジ方向θにかかる各データを含んでおり、各画素のエッジ情報は前記アドレス設定回路34が出力する画素位置データX, Yとともにデータ振分回路5へ送られる。

今xy座標面に画像メモリ2の画素配列を想定し、第2図に示す如く、マスクWの視野内に

目的を達成した優れた効果を奏する。

<実施例の説明>

第1図は本発明にかかる線分検出装置の構成例を示す。図中、ビデオ装置1は物体を画像化し、ビデオ出力は信号変換回路10によりデジタル変換され、ビットシリアル画像データを得る。画像データは複数行列の画素をもつ画像メモリ2へ格納された後、画像の線画化に際し、画像メモリ2の各画素を例えば縦3画素×横3画素の視野範囲を有するマスクWをもって走査する。

この走査回路3は、アドレス設定回路34とマスク走査部3とを含む。アドレス設定回路34は、クロック信号CLを計数するx軸カウンタXおよびy軸カウンタYにより画像メモリ2の各画素位置を求めると共に、各画素の画像データを3列のシフトレジスタ31, 32, 33より成るマスク走査部30へ送り込む。各シフトレジスタ31, 32, 33は、画像メモリ2の1行分画素数に相当するビット数を有し、画像

における中心画素Pの位置を座標(i, j)とすると、周囲の画素は座標(i±1, j±1)に位置する。このxy座標面上へ更に画素データの大きさfを表わすz軸を想定すると、座標(i, j)における画像データの大きさはf(i, j)、また周囲座標(i±1, j±1)における画像データの大きさは、第3図に示す如く表わされる。

斯くてxyz座標空間において、各画素の画像データの大きさをプロットして曲面を想定した場合、画像データの変化度合をエッジ強度Aをもって定義すると、座標(i, j)点のエッジ強度Aはつぎの①式、更にその近似式②で表わされる。

$$A = \sqrt{\left(\frac{\partial f(i, j)}{\partial i}\right)^2 + \left(\frac{\partial f(i, j)}{\partial j}\right)^2} \dots\dots ①$$

$$A = \left| \frac{\partial f(i, j)}{\partial i} \right| + \left| \frac{\partial f(i, j)}{\partial j} \right| \dots\dots ②$$

またエッジ強度Aのx軸方向成分 $\frac{\partial f(i, j)}{\partial i}$ およびy軸方向成分 $\frac{\partial f(i, j)}{\partial j}$ は、前後画素位置の画像データをもってつぎのように表わし得る。

$$\frac{\partial f(i, j)}{\partial i} = \{f(i+1, j-1) + f(i+1, j) + f(i+1, j+1)\}$$

$$-\{f(i-1, j-1)+f(i-1, j)+f(i-1, j+1)\}$$

$$\dots\dots \textcircled{3}$$

$$\frac{\partial f(i, j)}{\partial j} = \{f(i-1, j+1)+f(i, j-1)+f(i+1, j-1)\}$$

$$-\{f(i-1, j+1)+f(i, j+1)+f(i+1, j+1)\}$$

$$\dots\dots \textcircled{4}$$

つぎに各画素における画像データの変化方向をエッジ方向 θ でもって定義すると、座標 (i, j) 点のエッジ方向 θ はつぎの⑤式で表わされる。

$$\theta = \tan^{-1} \left\{ \frac{\partial f(i, j)}{\partial j} / \frac{\partial f(i, j)}{\partial i} \right\} + \frac{\pi}{2} \dots\dots \textcircled{5}$$

斯くて前記のエッジ検出器 4 は、上記②～⑤式の演算を実行することにより、エッジ強度 A およびエッジ方向 θ を算出し、これをデータ振分回路 5 へ送出する。

データ振分回路 5 は、ゲート回路 51 と選択回路 52 とから成る。ゲート回路 51 はデータ強度 A と基準値 A_{TH} とを比較し、 $A > A_{TH}$ のとき、この入力データはエッジ構成点にかかるデータと判断して、画素位置データ X, Y とエッジ方向 θ とを選択回路 52 へ送り出す。選択回

路 52 は、第 6 図に示す如く、エッジ方向と画素位置データとから成り、第 1 図に示すコンピュータ回路 7 が画素位置データ (X_1, Y_1) (X_2, Y_2) \dots (X_i, Y_j) \dots (X_k, Y_k) を組み込み線分抽出演算を実行して、一連に連続する線分を認識し且つ抽出するものである。

然して前記アドレス設定回路 34 において、 x 軸カウンタ X 、 y 軸カウンタ Y には画像メモリの 2 行、2 列目の画素を特定する初期データ「2」がセットされる(第 7 図ステップ 80)。そしてアドレス設定回路 34 にクロック信号 CL が入力される毎に、ステップ 81 の判定が「YES」となり、カウンタ X の内容に「1」加算される。この計数動作はカウンタ X の内容が 1 行走査完了に至る最終値 X_{max} に達するまで繰返し実行され、ステップ 83 の「 $X \geq X_{max}$ 」の判定が「YES」となったとき、つぎのステップ 84 へ進み、 x 軸カウンタ X には初期値「2」がセットされ、また y 軸カウンタ Y には「1」加算される。このカウンタ Y の内容が最

路 52 は入力データ相互間におけるエッジ方向 θ の近似性を判断し、近似関係にある画素位置データ X, Y 毎に n 個のスタック $6a, 6b \dots 6n$ へデータを振り分けて格納する。尚図中、ポインタ $61a, 61b, \dots, 61n$ は各スタックにおける頂上の格納データのアドレスを指示するもので、従って選択回路 52 への入力データは各ポインタ $61a \sim 61n$ が指示するアドレスに格納されたデータと対比される。

第 4 図乃至第 6 図は各スタック $6a \sim 6n$ へのデータ振分動作を説明するための図である。第 4 図において、画像メモリ 2 の走査(図中矢印は走査線を示す)によってエッジ構成点 $P_1, P_2, \dots, P_s, P_{s+1}$ が検出されると、線分 l_1 にかかるエッジ構成点 P_1, P_2, P_3 はスタック $6a$ (第 5 図(1)に示す)に、線分 l_2 にかかるエッジ構成点 $P_2, P_4, P_5, \dots, P_{s+1}$ はスタック $6b$ (第 5 図(2)に示す)に、線分 l_3 にかかるエッジ構成点 P_s はスタック $6c$ (第 5 図(3)に示す)に夫々データが格納される。各スタックの格納デー

タは、第 6 図に示す如く、エッジ方向と画素位置データとから成り、第 1 図に示すコンピュータ回路 7 が画素位置データ (X_1, Y_1) (X_2, Y_2) \dots (X_i, Y_j) \dots (X_k, Y_k) を組み込み線分抽出演算を実行して、一連に連続する線分を認識し且つ抽出するものである。

終行走査に至る最終値 Y_{max} に達するまで同様の処理が繰返し実行され、ステップ 85 の「 $Y \geq Y_{max}$ 」の判定が「YES」となったとき、画像メモリ 2 の走査を完了する。従って x 軸カウンタ X 、 y 軸カウンタ Y の計数動作に応じてデータ振分回路 5 へ各カウンタ X, Y の内容が画素位置データ X, Y として送出される。

一方データ振分回路 5 の選択回路 52 には、画素位置データ X, Y とともにエッジ検出器 4 よりゲート回路 51 を介してエッジ方向 θ がデータ入力されている。選択回路 52 は第 8 図のステップ 90 において、スタック番号 i を初期値 1 にセットして、第 1 番目のスタック $6a$ を指定しておく。この初期状態では各スタック $6a \sim 6n$ に格納データは存在せず、また各ポインタ $61a \sim 61n$ は各スタックの初期位置を指示している。今、選択回路 52 に 1 番目のデータ X, Y, θ が入力されると、ステップ 90 において、つぎの演算が実行される。

$$D_i = |X_i - X| + |Y_i - Y|$$

上式において、 X_i, Y_j は j 番目（ここでは1番目）のスタック $6a$ の頂上に格納された画素位置データを示す。また D_i は格納データ（この場合格納データはなし）にかかる画素位置と入力データにかかる画素位置とが接近した位置にあるか否かを判定するための判定値である。そしてつぎのステップ 92 においてこの判定値 D_i と基準値 D_{TH} とが大小比較され、格納データがない場合にはステップ 92 の判定が“YES”となる。更につぎのステップ 93 の「 j 番目ポインタ初期値か」の判定も“YES”となるから、ステップ 94 へ進み、画素位置データ X, Y およびエッジ方向 θ が1番目のスタック $6a$ にセットされる。そしてつぎのステップ 95 の「走査完了か」の判定は“NO”であるから、ステップ 90 へ戻り、つぎの入力データに待機する。

つぎに選択回路 52 へ2番目のデータ X, Y, θ が入力されると、ステップ 91 で1番目の格納データと2番目の入力データとの間で前記判

93 の「 i 番目（ここでは1番目）ポインタ初期値か」の判定は“NO”となるから、ステップ 98 へ進み、スタック番号 i に1加算され、つぎのスタック $6b$ が指定される。そしてステップ 99 の「 $i > n$ （スタック数）」の判定は“NO”となるから、ステップ 91 へ戻り、つぎのスタック $6b$ の格納データとの照合動作に移行する。

以下同様の処理が実行され、入力データにかかる判定値 D_i, E_i がステップ 92, 97 の条件を満たしたとき、そのスタックへ、また各判定値 D_i, E_i がステップ 92, 97 の条件を満たさなかったときは、他の新たなスタックへ夫々データが格納されてゆき、これにより全てのデータがいずれかスタックへ振り分けられる。

4. 図面の簡単な説明

第1図は本発明の線分検出装置の回路ブロック図、第2図および第3図は各画素位置における画像データの大きさおよび方向を説明するための図、第4図は画像メモリにおけるエッジ構

成点。検出動作を説明するための図、第5図(1)(2)(3)は各スタックに振り分けられた第4図に示すエッジ構成点の格納状況を示す図、第6図はスタックの格納データを説明するための図、第7図はアドレス設定回路の動作を示すフローチャート、第8図は選択回路の動作を示すフローチャートである。

$$E_i = |\theta_i - \theta|$$

上式において、 θ_i は i 番目（ここでは1番目）のスタックに格納されたエッジ方向を示し、また E_i は格納データにかかる画素のエッジ方向と入力データにかかる画素のエッジ方向とが類似するか否かを判定するための判定値である。そしてステップ 97 において、この判定値 E_i と基準値 E_{TH} とが大小比較され、ステップ 97 の「 $E_i > E_{TH}$ 」の判定が“NO”、すなわちエッジ方向が類似すると判定されたとき、画素位置データ X, Y およびエッジ方向 θ が1番目のスタック $6a$ の頂上にセットされる。

もしステップ 92 またはステップ 97 の判定が“YES”となったとき、つぎのステップ

成点。検出動作を説明するための図、第5図(1)(2)(3)は各スタックに振り分けられた第4図に示すエッジ構成点の格納状況を示す図、第6図はスタックの格納データを説明するための図、第7図はアドレス設定回路の動作を示すフローチャート、第8図は選択回路の動作を示すフローチャートである。

- | | |
|---------------|--------------|
| 1 …… 画像メモリ | 3 …… 走査回路 |
| 4 …… エッジ検出器 | 5 …… データ振分回路 |
| 6a~6n …… スタック | |

特許出願人 立石電機株式会社

代理人 弁理士 鈴木 由 充

代理人 弁理士 浅谷 健 二







図3

$f(i-1, j-1)$	$f(i, j-1)$	$f(i+1, j-1)$
$f(i-1, j)$	$f(i, j)$	$f(i+1, j)$
$f(i-1, j+1)$	$f(i, j+1)$	$f(i+1, j+1)$

図4




図5




図6

図6

$0x$	$0x-1$	---	$0i$	---	$0z$	$0r$
x	$x-1$	---	i	---	z	r
y	$y-1$	---	i	---	z	r

図7




図8

